NightRadio написал(а) ...

Вообщем-то я и имел в виду ассоциацию ячеек с регистрами Подобным образом происходит у меня в языке Pixilang: есть большая табличка; первые 256 ячеек - общие регистры (причем первые потом могут отображаться на настоящие железные регистры); остальные ячейки - глобальные переменные.
А вообще, идея упаковки SDE зацепила.. Покопаю в этом направлении

Например, виртуальная архитектура MMIX как раз содержит 256 регистров.

NightRadio написал(а) ...

И тем не менее вот вопрос про интерпретатор.
...
Вот что будет в стековом байт-коде:
...
Регистровый байт код действительно в чистом варианте с RISC командами даст более большой код и будет выполняться дольше.
...
А что, если ввести еще один тип байт-кода.
...
Всего три команды. И выполняются быстрее чем стековые.
Что скажете на это?

Представьте, что у вас процессор хиленький, скажем 32 битный эмбеддед 200МГц. На этом процике стоит 32 битная системная шина 100МГц. Процик конвейерный и поддерживает удвоенную скорость передачи данных на этой шине (подшина данных 200МГц), т.е. теоретически он способен пробежать все свое адресное пространство (непрерывно от 0 до максимума) читая/записывая пакеты данных с системной шины на свой внутренней частоте - 200 МГц.

Пусть практически у вас 512 Мбайт конвейерной DDR памяти, которая передает в конвейерном режиме пакеты по 16 байт с удвоенной частотой тактирования шины - задержка передачи каждого 32 битного слова в пакете 0,5х0,5х0,5х0,5 по отношению к тактовой частоте системной шины (пакет передается за два такта этой частоты).

Это значит, что у вас тут 512 мегабайт регистрового ОЗУ с произвольной выборкой. А вы хотите без острой необходимости поработать через стек, гоняя данные из регистра в регистр .

Я привел, конечно, упрощенную модель, с взятыми от потолка цифрами, но это цифры реально существующей аппаратуры ценового сегмента low-end и эта модель отражает реальную тенденцию.

На самом деле, для такой системы теоретически сбойной является операция чтения - выборка из внезапного адреса, с кэш промахом.

При сбое выборка первого 32 битного слова первого пакета конвейере может происходить с значительной задержкой и последовательность выборки пакета станет, например, такой - (3*10)х0,5х0,5х0,5 по отношению к тактовой частоте системной шины 100МГц (пакет передается за 32 такта).

Если каждая выборка пакета будет сбойной, то эффективная тактовая частота передачи данных в этой системе в этом примере вместо удвоения скорости шины может упасть в 2 раза по отношению к ней, т.е. на 100МГц шине до 50 мегагерц, вместо реально доступных 200.

На самом же деле все хуже, из-за нескоординированности действий по доступу к памяти (простоев/конфликтов доступа) реальная эффективная тактовая частота передачи данных в этой системе может упасть до значения 1-10 мегагерц, вместо реально доступных 200.

Это падение производительности легко проверить на практике на тех x86 машинах, где можно отключить конвейер и кэш и если в тестах устранить влияние ускоренной обработки команд внутри новых процессоров, расширенной шины и т.д., которое отключить нельзя, то какой-нибудь 486 будет работать с точно такой же производительностью, как и классический 88 процессор в ХТ.

Но если вы скоординируете действия своей программы, ОС, процессора и чипсета, то таких промахов после старта программы вообще никогда не будет. Это требование касается вашей программы тоже, которая должна так обращаться к памяти, чтобы система знала что именно ей надо упреждающе кэшировать.

Упреждающе кэшировать можно, т.к. процессор склонен циклиться немного на тех данных, которые он уже зачитал, а запись в память отложена, т.е. пока процессор пишет в кэш, система может упреждающе обновить кэш для чтения, т.к. шина памяти свободна. Для этого нужно подобрать правильные значения параметров оборудования, чтобы скрыть от процессора сбои конвейера (исключить простой/конфликт) на внешней шине (например, увеличить частоту части системной шины на 50% и т.д.).

grizlyk написал(а) ...

Если каждая выборка пакета будет сбойной, то эффективная тактовая частота передачи данных в этой системе в этом примере вместо удвоения скорости шины может упасть в 2 раза по отношению к ней

вместо удвоения скорости шины может упасть в 8 раз по отношению к ней, т.е. на 100МГц шине до 12,5 мегагерц, вместо реально доступных 200.

Dron написал(а) ...

А кто такой ТС?